roma-dxunvrs
1.7 KiB
1.7 KiB
1. Конвейрное исполнение
- Количество стадий - количество паралельных задач
- Больше "разбиений" - ниже задержка схемы, выше частота Пример: сравнение 4 чисел:
!
2. Spatial and Temporal Computation
- Сложение 16-битных чисел:
- Сумматор на 16 бит и 1 такт
- Сумматор на 8 бит и 2 такта + система управления
!
Сумматор на 8 бит и 2 така + система управления
!
3. Синхронная схемотехника
- Меньше гонок, проще синхронизация
- Частота по самой медленной комбинационной схеме
- Дискредитация входных сигналов по времени
- Синхронность - в заданном диапазоне
!
4. Программное управление
Пример схемы с состоянием
!
Реализация схемы на Verilog
!
Схема детальная с состоянием
!
- Так как память используется только для чтения, она выродилась в комбинационную схему
- Смысл цветов линий неизвестен...
Временная диаграмма схемы с состоянием
!