### 1. Конвейрное исполнение
- Количество стадий - количество паралельных задач
- Больше "разбиений" - ниже задержка схемы, выше частота
Пример: сравнение 4 чисел:

![[Многотакт.png]]
### 2. Spatial and Temporal Computation
- Сложение 16-битных чисел:
	- Сумматор на 16 бит и 1 такт
	- Сумматор на 8 бит и 2 такта + система управления

![[Spatial Computation.png]]

Сумматор на 8 бит и 2 така + система управления

![[Сумматор 8 бит 2 такта.png]]
### 3. Синхронная схемотехника
- Меньше гонок, проще синхронизация
- Частота по самой медленной комбинационной схеме
- Дискредитация входных сигналов по времени
- Синхронность - в заданном диапазоне

![[Синхронная схемотехника.png]]
### 4. Программное управление
## Пример схемы с состоянием

![[Схема с состоянием.png]]

### Реализация схемы на Verilog

![[Схема 1.png]]
### Схема детальная с состоянием

![[Схема 2.png]]

- Так как память используется только для чтения, она выродилась в комбинационную схему
- Смысл цветов линий неизвестен...
### Временная диаграмма схемы с состоянием

![[Схема 3.png]]