### 1. Конвейрное исполнение
- Количество стадий - количество паралельных задач
- Больше "разбиений" - ниже задержка схемы, выше частота
Пример: сравнение 4 чисел:

![Многотакт](../../../Attachments/Многотакт.png)
### 2. Spatial and Temporal Computation
- Сложение 16-битных чисел:
	- Сумматор на 16 бит и 1 такт
	- Сумматор на 8 бит и 2 такта + система управления

![Spatial Computation](../../../Attachments/Spatial%20Computation.png)

Сумматор на 8 бит и 2 така + система управления

![Сумматор 8 бит 2 такта](../../../Attachments/Сумматор%208%20бит%202%20такта.png)
### 3. Синхронная схемотехника
- Меньше гонок, проще синхронизация
- Частота по самой медленной комбинационной схеме
- Дискредитация входных сигналов по времени
- Синхронность - в заданном диапазоне

![Синхронная схемотехника](../../../Attachments/Синхронная%20схемотехника.png)
### 4. Программное управление
## Пример схемы с состоянием

![Схема с состоянием](../../../Attachments/Схема%20с%20состоянием.png)

### Реализация схемы на Verilog

![Схема 1](../../../Attachments/Схема%201.png)
### Схема детальная с состоянием

![Схема 2](../../../Attachments/Схема%202.png)

- Так как память используется только для чтения, она выродилась в комбинационную схему
- Смысл цветов линий неизвестен...
### Временная диаграмма схемы с состоянием

![Схема 3](../../../Attachments/Схема%203.png)